简单回顾发展史，看看双/多核处理器的成就者和继承发展者

　　谈到双核心处理器的起源，首先就要提到蓝色巨人IBM。IBM在1999年10月微处理器论坛中，率先批露了其双核心Power4的研发计划，以180纳米铜导线搭绝缘硅(SOI)制程打造的工程样本于2000年1月研制成功，时钟频率冲上1.3GHz，当时引爆了整个业界对双核以及多核处理器发展的关注。

　　接着，携PA-RISC处理器技术的HP于2001年10月微处理器论坛中，批露将两颗PA-8700核心迭加出来的HP PA-8800双核心处理器，代号Mako。

　　然后，IBM在2003年8月IEEE Hots Chips会议中，初步批露了下一代Power5(Armada，后来改代码为squadron)。除了双核心架构没太大改变之外，首度引进类似Intel Pentium4的超线程(HT)类似的同步多线程(SMT-Simultaneous Multi Threading)概念，使得Power5具备四个逻辑处理器核心。

　　以Solaris操作系统与UltraSPARC服务器处理器闻名的Sun也在2003年10月微处理器论坛中，发表双核心UltraSPARCⅣ处理器。

　　在x86领域，AMD在去年8月公开展示了直接在HP服务器上安装的四颗双核心Opteron处理器，具备实际的八路SMP运行能力。这之后，Intel也开始大力宣传其双核心/多核心发展的策略。

　　Intel是在去年9月秋季IDF时正式发表双核心Itanium2处理器(代号Montecito)的一些具体规格，但时钟频率并没有公布出来。在桌面型x86处理器部分， Intel也展示了自己的双核心处理器平台，但并没有实际展示双核心的处理器芯片样本。

　　在2004年10月微处理器论坛时，IBM宣布了下一代Power5处理器的相关细节，Sun也公布了下一代多核心多线程等的Nigara的计划，富士通也在2004年微处理器论坛中，公布双核心SPARC64Ⅵ处理器的计划。

　　深究双/多核处理器路线产生的原因，掌握这项核心技术发展的取向

　　处理器速度、芯片集成度、磁盘集成度、通信带宽等每18个月增加一倍或每年增加60%，摩尔定律曾经给了我们太多的信心和力量，但随着功耗和性能这对矛盾载体不断向我们提出挑战，速度提升的脚步一点点放缓了。中科院计算所国家智能研究中心的孙凝辉博士在一次演讲中指出了单核处理器的局限和双核处理器的优势，如右图所示。他列举了目前世界上位于前列的超级计算系统，用于模拟核爆炸的出自IBM的ASCI White超级计算机、用于模拟气候变化的出自NEC的地球模拟器以及进行生命科学研究的“蓝色基因”等，从这些超级计算系统不断向前发展的轨迹中我们看到，应用的需求在推动着性能、处理器技术等等方面的向前发展，今天，走到了处理器多核技术进入全面商业应用的阶段。

　　详细分析目前的双/多核心技术，想想哪种更适合自己的应用

　　IBM Power4/Power5

　　IBM Power4处理器包含了两个核心，每个处理器核心具备64KB L1指令缓存、32KB L1数据缓存，然后两个核心共享三个512KB L2高速缓存区块，同时Power4还整合了外部L3缓存控制器。Power4首度整合了与对外处理器模块联系的高速光纤接口控制器，处理器模块之间可以高达35GB/s的频宽相互传递数据，并且运用MCM多芯片封装技术，将四个处理器以多芯片陶瓷封装技术直接整合成一颗针脚数多达5184pins的实体芯片，是相当庞大的硅晶怪物，运作频率达1.3GHz，而且，单一颗实体Power4处理器芯片可以达成8路并行运算处理能力。

　　接下来的Power5采用130纳米SOI制程，初期时钟频率提供1.9GHz、1.65GHz以及1.5GHz。Power5同样具备双核心设计，每个核心具备64KB L1指令缓存、32KB L1数据缓存，而L2高速缓存则一样是三个区块的设计，但每个L2区块从原先512KB增加到640KB，因此二级高速缓存增加到1.875MB(3×640KB)。外接的三级高速缓存也从36MB开始起跳，并且借由MCM封装在同一个处理器模块内。

　　IBM Power5处理器芯片内建虚拟引擎，每个处理器的微分区技术允许定义10个动态逻辑分割区(LPAR)或“虚拟服务器”，可以模拟出不同服务器的环境， 每部虚拟服务器可选择Unix(AIX 5L)、Linux或i5/OS操作系统。

　　Power5另一项改进的特点，是将通用与浮点寄存器的数目从80组增加到120组，同时在许多执行单元如指令预撷取缓冲区、指令执行状态保留区及地址转换表上有改进，以作出可以一分为二的单核心同步多线程的能力。每个子CPU核心可以仿真成两个逻辑处理器来协同运作。这项类似于Intel超线程的技术使得每个处理器硅芯片电路相当于具备四颗逻辑处理器的能力，再加上Power5处理器又包入四个处理器硅芯片，相当于一颗Power5处理器实体芯片一插入，就可以开启16个逻辑处理器，将目前多处理器并行运算的能力大幅倍增。

　　HP PA-8800

　　代号“Mako”的PA-8800是PA-RISC指令集处理器家族的第一颗双核心成员。PA-8800跟以往PA-RISC成员一样，并没有内建二级高速缓存的设计，不过每个核心具备768KB一级指令缓存、768KB一级数据缓存，因此成为业界一级缓存数量最大的处理器芯片。PA-8800所采用的外部二级高速缓存是32MB eDRAM高速动态内存，提供约9.6GB/s的传输频宽。

　　HP同时也在力推基于HP和Intel合作的基于EPIC(IA64)架构的Itanium处理器家族研发工作，PA-8800跟PA-8700一样，采取跟Itanium、Itanium2处理器芯片组兼容的总线设计，HP基于PA-RISC的9000系列服务器系统可以箱内升级到基于Itanium2处理器的动能服务器系统。

　　Sun UltraSPARC Ⅳ

　　Sun首次开发双核心处理器的计划在2003年10月微处理器论坛中发布。代号Jaguar的双核心UltraSPARCⅣ处理器以原先UltraSPARCⅢ处理器电路核心倍增，集结6600万颗晶体管，初期主频达到1.2GHz，功耗为108W。

　　UltraSPARC Ⅳ的每个CPU子核心都具备64位RISC运算架构设计，执行64位的SPARC RISC指令，具备十线路的VIS视觉处理加速指令技术，同时核心设计了多达64KB一级指令高速缓存、32KB一级数据高速缓存。不过初期UltraSPARC Ⅳ并没有内建二级高速缓存的设计，只有具备L2 Tag卷标索引控制器，须搭配外接的16MB eDRAM高速缓存。

　　随后，Sun进一步推出UltraSPARC Ⅳ的改良版—UltraSPARCⅣ+处理器，并且在去年10月下旬微处理器论坛时正式披露。仍维持原先双核心设计，不过UltraSPARCⅣ+将预撷取缓冲区从原先一条增加为八条，同时一级高速缓存增加为128KB，最重要的是首度内建2MB二级高速缓存，并且原先的L2 tag就变成L3 Tag，对外连接的二级高速缓存变成三级高速缓存，倍增为32MB。

　　采用90纳米制程重新打造、加入L2 Cache之后的UltraSPARCⅣ+，主频大幅拉升到1.8GHz，功耗也降低为90W。UltraSPARCⅣ+的芯片多线程效能得以大幅攀升，同时对外的32MB三级缓存也能跟UltraSPARCⅣ+处理器内的二级缓存协同运作，以降低L2 Cache 延时和对外搜寻三级缓存的延迟时间。

　　Intel双/多核轨迹

　　Intel目前已经推出了桌面版的双核心处理器奔腾至尊版和奔腾D处理器，不过在服务器端，Intel大规模推出双/多核的产品还须等待。

　　根据上面的路线图，双核至强将在明年面市。Intel的双核至强DP处理器研发代号为Dempsey，它将采用65纳米工艺制造，两个核心将嵌在两个DIE上，每个核心都独享2MB二级缓存；双核至强MP处理器研发代号为Paxville，它将采用90纳米工艺制造，两个核心将嵌在一个DIE上，也是每个核心均独享一级和二级缓存。这两种双核至强处理器都将在明年第一季度问世，而且它们都将通过双核心+超线程的架构来实现四线程处理能力。

　　对于计划在今年第四季度发布、研发代号为Montecito的双核安腾处理器，目前已知的信息主要有：它将于今年第四季度发布，集成了两个安腾2处理器核心，共有26.5MB缓存，其中每个核心独享三级缓存12MB，二级缓存1.25MB（指令缓存1MB、数据缓存256KB）；它将集成一个名为Arbiter的组件，来负责两个核心的任务仲裁和核间通信；它还可通过类似于超线程技术的Coarse-Grained Multi-Threading技术在每个内核上实现双线程，最终也可实现双内核、四线程的处理能力；它会沿用安腾2的Foxton技术，这项技术可在不超过功耗的情况下进行类似超频的操作，提升处理器的性能。Intel预计Montecito的性能可达9MB三级缓存，是安腾2 MP处理器的1.5～2倍。

　　AMD双核心Opteron

　　目前，AMD已经上市的服务器端双核心处理器包括8系列、2系列的6款产品。主要的技术要点包括: 可以通过BIOS升级兼容支持90纳米制程的现有AMD Opteron 940引脚接口,保护现有设备投资并提升性能；功率增加微小，可使用现有的主板和电源系统; 完全兼容x86和AMD 64应用，同时可使用户受益于多线程环境。

　　AMD直连架构本身就带来了很多优势，给x86计算的双处理器、四处理器架构带来相当大的性能提升，而将两个处理器核心直接连接到同一个晶圆上，进一步降低了处理器之间的延迟。

　　对于企业级数据中心来说，双核心。Opteron产品能够带来明显的优势—可以在不增加供电需求的情况下加强计算能力，提供更佳的每瓦性能；计算密集型应用可以发挥双核心在内存带宽、计算能力方面的优势，享受到更高的性能和吞吐量；机架密集型设计和刀片服务器设计方面，AMD双核产品提供一种在功率和性能之间寻求平衡的方法，在延长数据中心不间断电源运行时间的同时，降低电力成本和空调成本。

　　AMD认为，它的双核Opteron并不只是简单地将两个Opteron处理器核心集成在一个硅晶片（或称DIE）上，与单核Opteron相比，它增添了“系统请求接口”和“交叉开关”,它们的作用是对两个核心的任务进行仲裁，实现核与核之间的通信。它们与集成的内存控制器和HyperTransport总线配合，可让每个核心都有独享的I/O带宽、避免资源争抢，实现更小的内存延迟，并提供更大的扩展空间，让双核能轻易扩展成为多核。